JPAB

CLIPPEDIMAGE= JP408202677A

PAT-NO: JP408202677A

DOCUMENT-IDENTIFIER: JP 08202677 A

TITLE: MICROCONTROLLER PUBN-DATE: August 9, 1996

INVENTOR-INFORMATION:

NAME

HASEGAWA, KENJI

ASSIGNEE-INFORMATION:

NAME COUNTRY MITSUBISHI ELECTRIC CORP N/A

APPL-NO: JP07010111

APPL-DATE: January 25, 1995

INT-CL (IPC): G06F015/78; G06F001/32; G06F013/36

ABSTRACT:

PURPOSE: To provide a microcontroller which outputs a signal indicating the

point of time when a period wherein data are read and written ends.

CONSTITUTION: The microcontroller 1 consists of a clock generating circuit 11,

a CPU core 12, an internal resource 13 (or internal resource 14) including a

reception control circuit 13a (or 14a), an internal bus 15, and an external bus

interface 16, and is connected to the external resource 2 (or 3) including the

reception control circuit 21 (or 31) by an external bus 17 and a clock signal

transmission line. An end signal generated by the CPU core 12 so as to inform $\$

respective resources 14 and 14, and 2 and 3 of the point of time when the

reading or writing of data ends makes reception control circuits 13a, 14a, 21

and 31 discriminate the point of time, and data transfer operation of the

respective resources 13, 14, 2 and 3 is stopped. Consequently, the power

consumption of the whole system is reduced.

COPYRIGHT: (C) 1996, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-202677

(43)公開日 平成8年(1996)8月9日

(51) Int.Cl.6			識別	可記+		庁内整理番号	FΙ					技術表	駅	箇所
G06F	15/78 1/32		5 1	L O	P									
	13/36		5 1	1 0		9172-5E								
							G06F	1/ 00	3	3 2	Z			
						·	審査請求	未請求	請求項の	数2	OL	(全	5	頁)
(21)出願番号		特顧平7-10111					(71)出顧人	000006013 三菱電機株式会社						
(22)出顧日		平成7年(1995)1月25日						東京都	千代田区九	の内	二丁目:	2番3	号	
							(72)発明者 長谷川 健次 兵庫県伊丹市瑞原4丁目1番地 株式会社北伊丹製作所内							三菱電機
							(74)代理人		河野 登		^3			
					·									
											-			


(54) 【発明の名称】 マイクロコントローラ

(57)【要約】

【目的】 データを読み書きする期間が終了する時点を示す信号を出力するマイクロコントローラの提供。

【構成】 マイクロコントローラ1は、クロック生成回路11、CPU コア12、受信制御回路13a(又は14a)を含む内部資源13(又は内部資源14)、内部バス15及び外部バスインターフェイス16より構成され、受信制御回路21(又は31)を含む外部資源2(又は外部資源3)と外部バス17及びクロック信号伝送線で接続される。データの読み出し又は書き込みが終了する時点を各資源13、14、2、3に通知すべくCPU コア12が生成したバスエンド信号は受信制御回路13a、14a、21、31 に該時点を識別せしめ、各資源13、14、2、3のデータ転送動作を停止せしめるべく構成する。

【効果】 システム全体としての消費電力が減少する。



10

【特許請求の範囲】

【請求項1】 クロックに同期した期間に外部資源に対 しデータの送受を行なうマイクロコントローラにおい

前記期間が終了する時点を示す信号を生成する生成手段 と、

該生成手段で生成した信号を外部資源へ出力する出力手 段とを備えたことを特徴とするマイクロコントローラ。 【請求項2】 クロックに同期した期間に内部資源の間 でデータの授受を行なうマイクロコントローラにおい

前記期間が終了する時点を示す信号を生成する生成手段

該生成手段で生成した信号に基づきデータの授受を停止 する停止手段とを備えたことを特徴とするマイクロコン トローラ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、マイクロコントローラ に関し、特にバスで接続された外部資源に対しデータの 20 送受を行い、またバスで接続された内部資源の間でデー タの授受を行なうためのバス制御信号を生成するマイク ロコントローラに関する。

[0002]

【従来の技術】図3は、従来のマイクロコントローラが バスを制御するために出力するバス制御信号及びデータ 信号のタイムチャートである。図において(a) はシステ ムを同期化するためのクロック信号を示す。マイクロコ ントローラは、このクロック信号を生成して内部の資源 に与える。(b) はアドレス信号を示し、(c) は内部の資 30 源に対しリードサイクル時(又はライトサイクル時)で あることを通知するリード信号(又はライト信号)を示 し、(d) は内外の資源から読み出す(又は内外の資源に 書き込む) データの信号を示し、(e) は内外の資源に対 し有効バスサイクルの開始を通知するバススタート信号 を示す。

【0003】クロック信号の立ち上がり時点から少し遅 れた時点to において、バススタート信号は "H" から "L"となる。これが次のクロック信号の立ち上がり時 点 t 1 を、有効バスサイクルの開始時点であると識別す 40 たことを特徴とする。 る根拠となる。この開始時点も、から少し遅れた時点に おいてアドレス信号が出力され、内外の資源はアドレス 信号として受信する。その次のクロック信号の立ち上が り時点 t2 から少し遅れた時点において、リード信号 (又はライト信号) は "L" となり、内外の資源はリー ド信号(又はライト信号)として受信し、データの信号 がマイクロコントローラ又は内部資源若しくは外部資源 から出力され、バススタート信号は "H"となり立ち上 がる。時点t2 から3番目のクロック信号の立ち上がり 時点t3 が有効バスサイクルを終了する時点であって、 50 【0008】

この時点 t3 から少し遅れた時点においてアドレス信号 は停止され、リード信号(又はライト信号)は "H" と なり、データの信号は停止される。また、内部資源又は 外部資源はバススタート信号を受信しない場合は有効バ スサイクルの開始時点を識別せず、アドレス信号及びリ ード信号(又はライト信号)は受信されない。

2

【0004】このように内部資源又は外部資源は、バス スタート信号を受信することにより有効バスサイクルの 開始時点を識別し、その時点以後においてアドレス信号 及びリード信号(又はライト信号)は伝送するバス上の "H", "L"の値に応じて例えばメモリに対する読み 出し又は書き込み動作を行なう。

[0005]

【発明が解決しようとする課題】従来のマイクロコント ローラは以上のように構成されているので、同じシステ ムにある内外の資源はバススタート信号を受信し、アド レスが一致しない場合は読み書きの準備をし、アドレス が一致する場合は読み書きを行なう。そしてそれ以後に おいて、即ち時点t3 以後において、有効バスサイクル であるか否かに拘らずバス上の "H", "L"の値に応 じてデータの読み書きを行なうべく動作する。有効バス サイクルでない場合は、アドレスが異なっている故、具 体的な読み書きは行わないが、無駄な電力を消費すると いう問題点があった。本発明は、このような問題点を解 決するためになされたものであって、有効バスサイクル の終了を示すバス制御信号であるバスエンド信号を生成 することにより、内部資源又は外部資源のデータの読み 書きを停止せしめ、消費電力を低減できるマイクロコン トローラを提供することを目的とする。

[0006]

【課題を解決するための手段】第1発明に係るマイクロ コントローラは、クロックに同期して外部資源に対しデ ータを送受する期間が終了する時点を示す信号を生成す る生成手段と、該生成手段で生成した信号を外部資源へ 出力する出力手段とを備えたことを特徴とする。第2発 明に係るマイクロコントローラは、クロックに同期して 内部資源の間でデータを授受する期間が終了する時点を 示す信号を生成する生成手段と、該生成手段で生成した 信号に基づきデータの授受を停止する停止手段とを備え

[0007]

【作用】第1発明のマイクロコントローラは、クロック に同期して外部資源に対しデータを送受する期間が終了 する時点を示す信号を生成して出力する故、外部資源は データの送受を行なう期間の終了を識別してデータの送 受を停止することができる。 第2 発明のマイクロコント ローラは、クロックに同期して内部資源の間でデータを 授受する期間が終了する時点を示す信号を生成し、生成 した信号に基づきデータの授受を停止する。

【実施例】以下本発明を、その実施例を示す図面に基づ き具体的に説明する。 図1 は本発明に係るマイクロコン トローラ及びその周辺部のブロック図である。図におい て、1はデータ転送を行なうマイクロコントローラであ る。マイクロコントローラ1に含まれるクロック生成回 路11は、システムを同期するためのクロック信号を生成 し、ゲートアレイを含む周辺機器である外部資源2及び 外部資源3、メモリである内部資源13及び内部資源14並 びにCPU コア12へ与える。CPUコア12は両内部資源13, 1 4と内部バス15を介してデータ転送を行い、両外部資源 2, 3と内部バス15, 外部バスインターフェイス16及び 外部バス17を介してデータ転送を行なう。即ちCPU コア 12は、クロック信号に基づきリードサイクル時(又はラ イトサイクル時)であることを通知するリード信号(又 はライト信号)及びアドレス信号を生成し、また有効バ スサイクルの開始を通知するバススタート信号及び有効 バスサイクルの終了を通知するバスエンド信号を生成す る。これらのCPU コア12が生成した信号は書き込むべき データ信号と共に両内部資源13、14及び両外部資源2、 3へ与えられ、読み出したデータ信号は同じルートを逆 20 向きに通りCPU コア12へ与えられる。

【0009】バススタート信号及びバスエンド信号は、 両内部資源13, 14の夫々の受信制御回路13a, 14a 及び両 外部資源2,3の夫々の受信制御回路21,31へ与えら れ、夫々の受信制御回路13a,14a,21,31 は、バススター ト信号及びクロック信号に基づき有効バスサイクルの開 始時点を識別して、夫々の資源13,14,2,3に対し、 アドレス信号並びにリード信号(又はライト信号)を受 信可能の状態とし、データ信号を受信可能又は送信可能 の状態とし、バスエンド信号及びクロック信号に基づき 30 有効バスサイクルの終了時点を識別して、夫々の資源1 3, 14, 2, 3に対しアドレス信号並びにリード信号 (又はライト信号) を受信不可能の状態とし、データ信 号を受信不可能又は送信不可能の状態とする。即ち各資 源13,14,2,3はバススタート信号によりマイクロコ ントローラ1の内部メモリ又は周辺機器としての動作状 態になり、バスエンド信号により動作状態を停止する。 【0010】各資源13.14,2,3はクロック信号の立 ち上がりエッジに同期して動作すべく回路を構成する。 この同期をとるために図示しないD-FF回路が使用さ れ、このD-FF回路にはクロック信号の立ち上がりエッ ジに対しセットアップタイム及びホールドタイムが規定 されており、この期間内に入力が変化した場合、D-FF 回路の出力の "H", "L" は不定になる。

【0011】図2は、図1に示すマイクロコントローラ 1がデータを読み書きするために出力する信号及びデー タ信号のタイムチャートである。図において、(a) はク ロック信号を示し、(b) はアドレス信号を示し、(c) は リード信号(又はライト信号)を示し、(d) は各資源か 号を示し、(e) はバスの使用開始を通知するバススター ト信号を示し、(f) はバスの使用停止を通知するバスエ ンド信号を示す。

【0012】クロック信号の立ち上がり時点から少し遅 れた時点 t10 において、バススタート信号は "H" から "L"となり、バスエンド信号は "H" である。次のク ロック信号の立ち上がり時点tュュが有効バスサイクルの 開始時点であって、各受信制御回路13a,14a,21,31 は、 バススタート信号に基づきこの時点も11を識別し、各省 源13, 14, 2, 3を夫々動作状態とする。即ち、バスス タート信号は有効バスサイクルの開始時点 t 11 を識別せ しめる。この時点
t11から少し遅れた時点においてアド レス信号が出力される。

【0013】時点 t10 から時点 t11 までの期間は、時点 tiiに対して十分なセットアップタイムを確保してい る。その次のクロック信号の立ち上がり時点tュzから少 し遅れた時点において、リード信号(又はライト信号) は "H" から "L" となり、データの信号はマイクロコ ントローラ1又は両外部資源2、3のいずれかから出力 され、バススタート信号は "H" となり立ち上がる。時 点も口からこのバススタート信号の立ち上がり時点まで の期間は、時点 t11 に対して十分なホールドタイムを確 保している。時点 ti2から2番目のクロック信号の立ち 上がり時点
t13から少し遅れた時点において、バスエン ド信号は "L" となり立ち下がる。時点 t13の次のクロ ック信号の立ち上がり時点tι4が有効バスサイクルの終 了時点であって、各受信制御回路13a,14a,21,31 は、こ の時点 t14 を識別し、動作状態である各資源13.14. 2. 3を夫々停止させる。

【0014】バスエンド信号が立ち下がる時点から時点 t14までの期間は時点t14に対して十分なセットアップ タイムを確保している。またこの時点 t14から少し遅れ た時点において、アドレス信号は停止され、リード信号 (又はライト信号) は "H"となり、データの信号は停 止される。時点 t14の次のクロック信号の立ち上がり時 点 t 15 から少し遅れた時点において、バスエンド信号は "H"となり立ち上がる。時点 t14 からこのバスエンド 信号の立ち上がり時点までの期間は時点 ti4 に対して十 分なホールドタイムを確保している。

【0015】このようにCPU コア12はバスエンド信号を 生成し、生成したバスエンド信号を、内部バス15を介し て両受信制御回路13a,14a に与え又は内部バス15, 外部 バスインターフェイス16及び外部バス17を介して両受信 制御回路21,31 へ出力し、有効バスサイクルの終了時点 tisを識別せしめ、その識別した時点において動作状態 である各資源13,14,2,3を停止させる。それ故、消 費電力が低減する。なお、本実施例においては各資源1 3.14,2,3に夫々受信制御回路13a,14a,21,31を設 け有効バスサイクルの終了時点に各資源13、14、2、3 ら読み出した(又は各資源に書き込むべき)データの信 50 の動作を停止せしめることについて述べたが、両外部資

源2, 3又は両内部資源13, 14に夫々受信制御回路を設 け、有効バスサイクルの終了時点に両外部資源2.3又 は両内部資源13、14の動作を停止せしめてもよいことは いうまでもない。

[0016]

【発明の効果】第1発明に係るマイクロコントローラ は、クロックに同期して外部資源に対しデータの送受を 行なう期間が終了する時点を示す信号を生成して出力す る故、外部資源はその出力された信号に基づきデータの 送受を終了する時点を識別してデータの送受を停止する 10 1 マイクロコントローラ、2,3 外部資源、11 ク ことができ、無駄な電力を消費しない。第2発明に係る マイクロコントローラは、クロックに同期して内部資源 の間でデータの授受を行なう期間が終了する時点を示す 信号を生成し、生成した信号に基づきデータの授受を停

止する故、無駄な電力を消費しない。

【図面の簡単な説明】

【図1】 本発明に係るマイクロコントローラ及びその 周辺部のブロック図である。

6

【図2】 図1に示すマイクロコントローラの動作を示 すタイムチャートである。

【図3】 従来のマイクロコントローラの動作を示すタ イムチャートである。

【符号の説明】

ロック生成回路、12 CPU コア、13, 14 内部資源、13 a.14a.21.31 受信制御回路、15 内部バス、17 外部 バス。

【図1】

